Книги по радиоэлектронике

Новости партнеров

Малогабаритный частотомер с питанием от литиевого элемента
     Прототипом этого прибора послужил частотомер, описанный в статье И. Котова («Радио», 2008, № 2, с. 21, 22). Переделка свелась к замене батареи питания 6F22 литиевым ...
Microchip. Информацинный каталог. 2014
Название: Microchip. Информацинный каталог Год издания: 2014 Страниц: 88 Формат: djvu Размер: 17,34 MB Описание: Предлагаем вашему вниманию очередное издание информационного каталога ...
Microcontrollers From Assembly Language to C Using the PIC24 Family
Название: Microcontrollers From Assembly Language to C Using the PIC24 Family Автор: Robert Reese, J.W. Bruce, Bryan A. Jones Год издания: 2009 Страниц: 865 Формат: pdf Размер: 9,58 MB ...


Статья посвящена семейству LP38xxx интегральных линейных стабилизаторов напряжения, разработанных компанией National Semiconductor для построения источников питания современных цифровых интегральных микросхем, в том числе микросхем FPGA и CPLD фирмы Altera.

При проектировании стабилизированного источника питания типа PoL (Point of Load), то есть индивидуального преобразователя напряжения, расположенного в непосредственной близости от микросхемы-потребителя, всегда возникает вопрос: «Какой стабилизатор напряжения применить - импульсный или линейный?», на который нет однозначного ответа. Каждый из этих стабилизаторов имеет свои преимущества и недостатки. Главные достоинства линейных стабилизаторов напряжения - это простота применения (минимум внешних компонентов, невысокие требования к «разводке» печатной платы, не требуется внешняя катушка индуктивности и т. д.), малые габариты, низкий уровень шума выходного напряжения, относительно небольшая стоимость. Кроме того, линейный стабилизатор напряжения, при грамотном проектировании печатной платы, практически не создает никаких электромагнитных помех, которые могли бы влиять на работу других электронных устройств.



В предыдущих частях статьи мы рассмотрели все аспекты задания временных ограничений для проектов: задание частот, их соотношений, портов ввода/вывода. Но информация о временных ограничениях будет не полной без рассмотрения так называемых исключений временных ограничений.

Задание исключений временных ограничений представляет собой изменение правил временного анализа. Эти исключения могут быть применены как ко всему проекту, так и к какой-либо конкретной цепи. Исключения применяются в том случае, когда нужно задать специфические условия функционирования логической схемы, или в случае, когда TimeQuest, пользуясь информацией, извлекаемой из списка соединений (netlist) и файла временных ограничений, проводит временной анализ, не совпадающий с логикой функционирования логической схемы. Рассмотрим использование различных исключений временных ограничений подробнее. Но сразу оговоримся, что в целях экономии места sdc-файлы для проектов будут содержать только те команды, которые нужны для демонстрации того или иного использования исключений.



В предыдущих частях статьи мы рассмотрели основы временного анализа и научились задавать временные ограничения тактовых частот различных проектов. Но рассмотренные примеры не содержали задание временных ограничений для интерфейсов ввода/вывода, что представляет собой наибольшие сложности при разработке sdc-файла.

Правильное задание временных ограничений интерфейсов ввода/вывода вызывает наибольшие сложности у начинающих разработчиков для ПЛИС и пользователей TimeQuest. А владение навыком устранения временных нарушений в интерфейсах представляет собой своего рода «черную магию» TimeQuest. Но в этой части статьи вы увидите, что в этом нет ничего сверхсложного.

В предыдущей части мы рассмотрели основы временного анализа с помощью TimeQuest на примере простого проекта, состоящего из одного счетчика. В том проекте был всего один домен тактовой частоты. Но большинство проектов содержат большее количество доменов тактовых частот, с различными механизмами взаимодействия между ними. В этой части мы рассмотрим типовые проекты с несколькими тактовыми доменами и покажем, как правильно задать временные ограничения для таких проектов. Как вы увидите, это ненамного сложнее, чем для одночастотного проекта, рассмотренного нами ранее.

Перед тем как начать рассмотрение проектов, хотелось бы отметить следующее: в этой части статьи будут рассматриваться только вопросы задания временных ограничений тактовых частот. Задание временных ограничений для интерфейсов ввода/вывода мы обсудим в следующих частях.

Разработка устройств на базе ПЛИС - всегда борьба двух противоположных сторон: функциональности, заложенной разработчиком, и возможностей ПЛИС по ресурсу/производительности. Мерой оценки готовности устройства является его работоспособность во всем диапазоне условий, определенных техническим заданием на разработку.

Есть два способа, которые используют разработчики для оценки работоспособности устройства на ПЛИС: натурные испытания и статический временной анализ (Static Timing Analysis, STA).

Эти два способа отличаются кардинально. При натурных испытаниях каждое изделие должно быть проверено на работоспособность во всех наихудших случаях эксплуатации. При использовании STA можно без всяких испытаний и даже при отсутствии самого изделия проверить его работоспособность. Это возможно благодаря тому, что производители ПЛИС предоставляют библиотеки со всеми временными параметрами логических элементов в различных условиях. Поэтому оценить все временные ограничения можно аналитически, проверив все цепи в результирующем списке соединений (нетлисте) ПЛИС.